Release date:2019-12-18
当今的网络设备必须支持数目不断增多的各种数据速率，包括10G以太网络、10G光纤信道(FibreChannel)、SONETOC—192和相关的前向错误更正(FEC)速率。传统的时序子系统架构必须为每种频率使用一颗晶体振荡器或表面声波(SAW)谐振器，这会导致每个线路卡上出现许多不同的振荡器。使用多个石英振荡器或SAW谐振器可能为网络设备设计人员带来问题，包括很长的晶体振荡器采购交货时间、产品频率稳定性、长期老化现象、温度漂移和机械完整性。相比之下，只要将基于DSP的高性能频率合成组件搭配低频晶体振荡器就能设计出多频率输出的石英振荡器(xO)或压控石英振荡器fecxo)，同时大幅缩短元器件采购时间，改善使用高基波(HFF)晶体振荡器或表面声波(SAW)振荡器的机械鲁棒性等常见问题。
精密CMOS技术的进步提高了电路的速度和运算能力，厂商因此能以基于DSP技术设计出强大的频率合成元器件，并利用它们设计高频率、低抖动的新型石英振荡器和压控石英振荡器。这种把频率合成元器件与固定低频率石英谐振器结合在一起的做法既可提供相当于传统石英振荡器或压控石英振荡器的功能，又可在使用者指定的多个频率下操作。以基于DsP的锁相环技术(DSPLL。)为振荡器提供传统设计无法实现的许多独特功能。例如传统做法须为不同频率制造不同的HFF晶体振荡器或SAW谐振器，以DSPLL架构为基础的振荡器(图1所示)则能在所有产品中利用一颗规格较宽松的低频晶体振荡器提供多频操作能力，并将固定频率振荡器的输出倍频到使用者所需要的从10MHz到1．4GHz频率。以SAW或HFF为基础的现有解决方案需要电镀和蚀刻等复杂的生产步骤来调校最终频率，这使得产品交货时间最长达到八周。DSPLL技术则可通过电子调校来产生客户所要的频率，不但分辨率超过1ppb，产品供应的前置作业时间也缩短至一周左右。另外，把频率产生和调谐功能移到混合信号元器件还能提供传统技术所无法提供的性能与功能。DSPLL还能将提供两组或四组不同输出频率的元器件整合至业界标准的57毫米封装(参考图2)，这比传统解决方案节省75％的电路板面积和40％的成本。这项特色的主要应用范围包括必须支持10G以太网络、10G光纤信道；fHSONET(OC一192)等各种高速线路速率的网络设备。由于一颗元器件就能让压控石英振荡器和石英振荡器提供宽广的输出频率范围，所以供货商的选择和供应链管理都变得更简单。另外，客户的质量验证工作也更容易，这是因为各种振荡器频率都源自于同一颗元器件。
